| Resumen |
En la actualidad, la enseñanza del diseño de arquitectura de procesadores sigue siendo una tarea compleja, debido a la cantidad de información que se maneja y a la falta de herramientas enfocadas a condensar esta información, haciéndola más digerible para el estudiante. En este sentido, el grupo de arquitectura de computadoras del centro de Investigación en Computación del Instituto Politécnico Nacional trabaja en un proyecto llamado “Lagarto” con el objetivo de generar una plataforma de cómputo abierta para la academia e investigación, que facilite la comprensión de conceptos fundamentales de Arquitectura de Computadoras y Sistemas Operativos. Este trabajo presenta la arquitectura de un núcleo llamada Lagarto I, el cual es un procesador escalar segmentado de 32-bits que ejecuta el set de instrucciones MIPS32 R6 para operaciones de tipo entero y punto flotante. La arquitectura está descrita utilizando Verilog HDL y es sintetizable en un FPGA. Así mismo, se abordan las diferentes maneras en que es posible probar la arquitectura con códigos escritos en lenguaje C o ensamblador. |
